Renato Perez Ribas

Dados pessoais

Lattes
Grupos de Pesquisa
Genealogia Acadêmica

Nacionalidade: Brasileira
Grande área de atuação: Engenharias
Área de atuação: Engenharia Elétrica

Publicações

Total: 210

Área temática ASJC

Percentual das publicações classificadas

HS Ciências da Saúde
LS Ciências da Vida
MU Multidisciplinar
PS Ciências Físicas
SH Ciências Sociais e Humanidades

Categoria ASJC

Categorias ASJC mais frequentes

Nome	Vínculo	Grande área de atuação	Área de atuação
Nome	Vínculo	Grande área de atuação	Área de atuação
Airam Teresa Zago Romcy SAUSEN		Ciências Exatas e da Terra	Matemática
Dante Augusto Couto BARONE		Ciências Exatas e da Terra	Ciência da Computação
Leomar Soares Da Rosa JUNIOR		Ciências Exatas e da Terra	Ciência da Computação

Figura 1

Número de publicações por ano e por tipo

Todas as publicações do perfil

Figura 2

Categorias ASJC mais frequentes por ano

A cor dos pontos identifica a categoria predominante

Figura 3

Mapa de calor das categorias ASJC por ano

Frequências absolutas; cores mais escuras indicam mais publicações. Todas as categorias ASJC e anos disponíveis, sem aplicar os filtros da página.

Escala: 0 → 9

Mapa de calor das categorias ASJC por ano
Categoria ASJC	1989	1990	1991	1992	1993	1994	1995	1996	1997	1998	1999	2000	2001	2002	2003	2004	2005	2006	2007	2008	2009	2010	2011	2012	2013	2014	2015	2016	2017	2018	2019	2020	2021	2022	2023	2024	2025
1708 · Hardware and Architecture	2	5	0	1	0	1	1	0	1	1	1	2	2	3	1	3	0	4	4	2	6	0	5	3	9	1	6	0	0	1	1	0	0	0	2	0	0
2208 · Electrical and Electronic Engineering	0	2	2	0	1	0	1	5	1	4	2	1	2	1	1	3	1	2	1	1	4	5	2	1	6	3	3	1	1	0	0	0	0	0	0	2	0
1703 · Computational Theory and Mathematics	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	3	0	0	0	0	3	1	1	1	0	3	0	0	0	2	0	0	0	0	0	0
1706 · Computer Science Applications	0	0	0	0	0	0	0	0	0	0	1	1	1	2	0	0	1	0	1	0	0	1	0	0	0	0	2	0	2	0	0	0	1	0	0	0	0
1701 · Computer Science (miscellaneous)	0	0	0	0	0	0	0	0	0	0	0	0	1	1	0	0	0	0	2	1	1	0	0	0	0	3	1	0	0	0	0	0	0	1	0	0	0
2209 · Industrial and Manufacturing Engineering	0	0	0	0	0	0	0	0	1	0	1	1	0	0	2	0	0	0	0	1	0	0	0	1	0	1	0	2	0	0	0	0	0	0	0	0	0
1704 · Computer Graphics and Computer-Aided Design	0	0	0	0	0	0	0	0	0	0	1	0	2	0	0	1	0	0	0	0	0	0	0	0	0	0	0	1	0	1	1	0	0	1	0	0	0
2609 · Logic	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	1	0	0	1	0	0	2	0	0	1	0	0	0	0	0	0	0
2614 · Theoretical Computer Science	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	1	0	1	0	0	0	1	0	0	0	0	0	0	0
3304 · Education	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	2	1	1	0	0	0	0	0	0	0
1702 · Artificial Intelligence	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	2	0	0	0	0	0	0	1	0	0	0	0	0	0	0
2210 · Mechanical Engineering	0	0	0	0	0	0	0	0	0	0	0	2	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
2504 · Electronic; Optical and Magnetic Materials	0	0	1	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
2607 · Discrete Mathematics and Combinatorics	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	1
1508 · Process Chemistry and Technology	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
1707 · Computer Vision and Pattern Recognition	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0
2501 · Materials Science (miscellaneous)	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
2601 · Mathematics (miscellaneous)	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0

Ano	Tipo	Registro	Área temática e categoria ASJC
	Tipo de Publicação	Registro	Área temática e categoria ASJC
2009	Capítulo de livro	Redes de Transistores e Portas Lógicas CMOS Leomar Da Rosa JR; Vinicius CALLEGARO; Renato Perez RIBAS; André I REIS Desafios e Avanços em Computação - O Estado da Arte ISBN 9788571925283	PS Hardware and Architecture
2009	Capítulo de livro	Mapeamento Tecnológico no Projeto de Circuitos Integrados Digitais Felipe S MARQUES; Osvaldo Martinello JR; Leomar Da Rosa JR; Renato Perez RIBAS; André I REIS Desafios e Avanços em Computação - O Estado da Arte ISBN 9788571925283	PS Computer Science (miscellaneous)
2009	Capítulo de livro	Validação de Bibliotecas de Células para Projeto de Circuitos Integrados Digitais Nivea SCHUCH; Leomar Da Rosa JR; André I REIS; Renato Perez RIBAS Desafios e Avanços em Computação - Inovações e Tecnologia ISBN 9788571925291	PS Hardware and Architecture
2009	Capítulo de livro	Leakage Current in Sub-Micrometer CMOS Gates Paulo BUTZEN; Renato Perez RIBAS Advanced Topics on VLSI Design ISBN 0000000000000	PS Electrical and Electronic Engineering
2009	Capítulo de livro	Efeitos Físicos Nanométricos em Circuitos Integrados Digitais Paulo BUTZEN; Vinicius Dal BEM; Leomar Da Rosa JR; André I REIS; Renato Perez RIBAS Desafios e Avanços em Computação - O Estado da Arte ISBN 9788571925283	PS Hardware and Architecture
2009	Trabalho em evento	Fast Boolean factoring with multi-objective goals André I REIS; Anders B RASMUSSEN; Leomar Da Rosa JR; Renato Perez RIBAS International Workshop on Logic and Synthesis	PS Theoretical Computer Science
2009	Trabalho em evento	KL-cuts Osvaldo Martinello JR; Felipe S MARQUES; Renato Perez RIBAS; André I REIS International Workshop on Logic and Synthesis	PS Logic
2009	Trabalho em evento	Equivalent Circuit for NBTI Evaluation in CMOS Logic Gates Schuch NIVEA; Dal Bem Vini CIUS; Reis Andre I; Renato Perez RIBAS 24th Symposium on Microelectronics Technology and Devices DOI 10.1149/1.3183747	PS Hardware and Architecture
2009	Trabalho em evento	The Impact of CMOS Logic Gate Topologies on Performance Variability Da Silva Digeorgia N; Reis Andre I; Renato Perez RIBAS 24th Symposium on Microelectronics Technology and Devices DOI 10.1149/1.3183749	PS Electrical and Electronic Engineering
2009	Trabalho em evento	Routing resistance influence in loading effect on leakage analysis Paulo BUTZEN; André I REIS; Renato Perez RIBAS International Workshop on Power and Timing Modeling: Optimization and Simulation ISBN 978-3-642-118	PS Electrical and Electronic Engineering
2009	Trabalho em evento	Switch level optimization of digital CMOS gate networks Da Rosa Leomar S; Schneider Felipe R; Renato Perez RIBAS; Reis Andre I 2009 10th International Symposium on Quality of Electronic Design (ISQED) DOI 10.1109/ISQED.2009.4810315 ISBN 9781424429523	PS Hardware and Architecture
2009	Trabalho em evento	Efficient test circuit to qualify logic cells Renato Perez RIBAS; Simone BAVARESCO; Marcelo LUBASZEWSKI; Andre Inacio REIS 2009 IEEE International Symposium on Circuits and Systems ISCAS 2009 DOI 10.1109/ISCAS.2009.5118367 ISBN 9781424438273	PS Electrical and Electronic Engineering
2009	Artigo em periódico	CMOS logic gate performance variability related to transistor network arrangements Da Silva Digeorgia N; André Inácio REIS; Renato Perez RIBAS Microelectronics and Reliability DOI 10.1016/j.microrel.2009.07.023 ISSN 0026-2714	PS Hardware and Architecture
2008	Trabalho em evento	Speed-Up of ASICs Derived from FPGAs by Transistor Network Synthesis Including Reordering Cardoso Tiago Muller GIL; Jr Leomar Soares Da ROSA; Felipe De Souza MARQUES; Renato Perez RIBAS; Reis Andre INACIO 2008 9th International Symposium of Quality of Electronic Design (ISQED) DOI 10.1109/ISQED.2008.4479696 ISBN 9780769531175	PS Industrial and Manufacturing Engineering
2008	Trabalho em evento	Simple and accurate method for fast static currentestimation in cmos complex gates with interaction ofleakage mechanisms Butzen Paulo F; Rosa Jr Leomar S; Chiappetta Filho Erasmo J D; Moura Dionatan S; Reis Andre I et al the 18th ACM Great Lakes symposium DOI 10.1145/1366110.1366207 ISBN 9781595939999	PS Computer Science (miscellaneous)
2008	Trabalho em evento	Subthreshold and gate leakage estimation in complex gates Paulo BUTZEN; Leomar Da Rosa JR; Erasmo J D Chiappetta FILHO; Dionatan MOURA; André Inácio REIS et al International Workshop on Logic and Synthesis	PS Hardware and Architecture
2008	Trabalho em evento	On-chip verification and validation of logic cell libraries Simone BAVARESCO; Marcelo Soares LUBASZEWSKI; Renato Perez RIBAS; André I REIS IEEE Latin American Test Workshop	PS Hardware and Architecture
2008	Trabalho em evento	ARX Model of Elastic Nuclei for Rotors MEMS Reimbold Manuel M; Chong WANG; Leandro Gideon V; Renato Perez RIBAS 23rd Symposium on Microelectronics Technology and Devices DOI 10.1149/1.2956020	PS Electrical and Electronic Engineering
2007	Trabalho em evento	Modeling and estimating leakage current in series-parallel CMOS networks Paulo BUTZEN; André Inácio REIS; Chris H KIM; Renato Perez RIBAS ACM Great Lakes Symposium on VLSI ISBN 9781595936	PS Electrical and Electronic Engineering
2007	Trabalho em evento	DAG Based Library-Free Technology Mapping Felipe De Souza MARQUES; Leomar Da Rosa JR; Renato Perez RIBAS; Sachin S SAPATNEKAR; André Inácio REIS ACM Great Lakes Symposium on VLSI ISBN 9781595936	PS Hardware and Architecture
2007	Trabalho em evento	Modeling Subthreshold Leakage Current in General Transistor Networks Paulo BUTZEN; André Inácio REIS; Chris H KIM; Renato Perez RIBAS IEEE Computer Society Annual Symposium on VLSI ISBN 0769528961	PS Hardware and Architecture
2007	Trabalho em evento	A Comparative Study of CMOS Gates with Minimum Transistor Stacks Leomar Da Rosa JR; Felipe De Souza MARQUES; Felipe Ribeiro SCHNEIDER; Renato Perez RIBAS; André Inácio REIS Symposium on Integrated Circuits and Systems Design ISBN 9781595938169	PS Hardware and Architecture
2007	Trabalho em evento	Subthreshold Leakage Modeling and Estimation of General CMOS Complex Gates Paulo BUTZEN; André Inácio REIS; Chris H KIM; Renato Perez RIBAS International Workshop on Power and Timing Modeling: Optimization and Simulation	PS Computer Science (miscellaneous)
2007	Trabalho em evento	Modeling and Estimating Leakage Current in Pass Transistor Logic Networks Paulo BUTZEN; André Inácio REIS; Renato Perez RIBAS Workshop Iberchip	PS Hardware and Architecture
2007	Trabalho em evento	Leakage Behavior in CMOS and PTL Logic Styles for Logic Synthesis Orientation Paulo BUTZEN; Rodrigo MANCUSO; Felipe Ribeiro SCHNEIDER; Leomar Da Rosa JR; André Inácio REIS et al International Workshop on Logic and Synthesis	PS Computer Science (miscellaneous)

2009 Capítulo de livro

PS Hardware and Architecture

Redes de Transistores e Portas Lógicas CMOS

Desafios e Avanços em Computação - O Estado da Arte

Leomar Da Rosa JR; Vinicius CALLEGARO; Renato Perez RIBAS; André I REIS

ISBN 9788571925283

2009 Capítulo de livro

PS Computer Science (miscellaneous)

Mapeamento Tecnológico no Projeto de Circuitos Integrados Digitais

Desafios e Avanços em Computação - O Estado da Arte

Felipe S MARQUES; Osvaldo Martinello JR; Leomar Da Rosa JR; Renato Perez RIBAS; André I REIS

ISBN 9788571925283

2009 Capítulo de livro

PS Hardware and Architecture

Validação de Bibliotecas de Células para Projeto de Circuitos Integrados Digitais

Desafios e Avanços em Computação - Inovações e Tecnologia

Nivea SCHUCH; Leomar Da Rosa JR; André I REIS; Renato Perez RIBAS

ISBN 9788571925291

2009 Capítulo de livro

PS Electrical and Electronic Engineering

Leakage Current in Sub-Micrometer CMOS Gates

Advanced Topics on VLSI Design

Paulo BUTZEN; Renato Perez RIBAS

ISBN 0000000000000

2009 Capítulo de livro

PS Hardware and Architecture

Efeitos Físicos Nanométricos em Circuitos Integrados Digitais

Desafios e Avanços em Computação - O Estado da Arte

Paulo BUTZEN; Vinicius Dal BEM; Leomar Da Rosa JR; André I REIS; Renato Perez RIBAS

ISBN 9788571925283

2009 Trabalho em evento

PS Theoretical Computer Science

Fast Boolean factoring with multi-objective goals

International Workshop on Logic and Synthesis

André I REIS; Anders B RASMUSSEN; Leomar Da Rosa JR; Renato Perez RIBAS

2009 Trabalho em evento

PS Logic

KL-cuts

International Workshop on Logic and Synthesis

Osvaldo Martinello JR; Felipe S MARQUES; Renato Perez RIBAS; André I REIS

2009 Trabalho em evento

PS Hardware and Architecture

Equivalent Circuit for NBTI Evaluation in CMOS Logic Gates

24th Symposium on Microelectronics Technology and Devices

Schuch NIVEA; Dal Bem Vini CIUS; Reis Andre I; Renato Perez RIBAS

DOI

2009 Trabalho em evento

PS Electrical and Electronic Engineering

The Impact of CMOS Logic Gate Topologies on Performance Variability

24th Symposium on Microelectronics Technology and Devices

Da Silva Digeorgia N; Reis Andre I; Renato Perez RIBAS

DOI

2009 Trabalho em evento

PS Electrical and Electronic Engineering

Routing resistance influence in loading effect on leakage analysis

International Workshop on Power and Timing Modeling: Optimization and Simulation

Paulo BUTZEN; André I REIS; Renato Perez RIBAS

ISBN 978-3-642-118

2009 Trabalho em evento

PS Hardware and Architecture

Switch level optimization of digital CMOS gate networks

2009 10th International Symposium on Quality of Electronic Design (ISQED)

Da Rosa Leomar S; Schneider Felipe R; Renato Perez RIBAS; Reis Andre I

DOI ISBN 9781424429523

2009 Trabalho em evento

PS Electrical and Electronic Engineering

Efficient test circuit to qualify logic cells

2009 IEEE International Symposium on Circuits and Systems ISCAS 2009

Renato Perez RIBAS; Simone BAVARESCO; Marcelo LUBASZEWSKI; Andre Inacio REIS

DOI ISBN 9781424438273

2009 Artigo em periódico

PS Hardware and Architecture

CMOS logic gate performance variability related to transistor network arrangements

Microelectronics and Reliability

Da Silva Digeorgia N; André Inácio REIS; Renato Perez RIBAS

DOI ISSN 0026-2714

2008 Trabalho em evento

PS Industrial and Manufacturing Engineering

Speed-Up of ASICs Derived from FPGAs by Transistor Network Synthesis Including Reordering

2008 9th International Symposium of Quality of Electronic Design (ISQED)

Cardoso Tiago Muller GIL; Jr Leomar Soares Da ROSA; Felipe De Souza MARQUES; Renato Perez RIBAS; Reis Andre INACIO

DOI ISBN 9780769531175

2008 Trabalho em evento

PS Computer Science (miscellaneous)

Simple and accurate method for fast static currentestimation in cmos complex gates with interaction ofleakage mechanisms

the 18th ACM Great Lakes symposium

Butzen Paulo F; Rosa Jr Leomar S; Chiappetta Filho Erasmo J D; Moura Dionatan S; Reis Andre I et al

DOI ISBN 9781595939999

2008 Trabalho em evento

PS Hardware and Architecture

Subthreshold and gate leakage estimation in complex gates

International Workshop on Logic and Synthesis

Paulo BUTZEN; Leomar Da Rosa JR; Erasmo J D Chiappetta FILHO; Dionatan MOURA; André Inácio REIS et al

2008 Trabalho em evento

PS Hardware and Architecture

On-chip verification and validation of logic cell libraries

IEEE Latin American Test Workshop

Simone BAVARESCO; Marcelo Soares LUBASZEWSKI; Renato Perez RIBAS; André I REIS

2008 Trabalho em evento

PS Electrical and Electronic Engineering

ARX Model of Elastic Nuclei for Rotors MEMS

23rd Symposium on Microelectronics Technology and Devices

Reimbold Manuel M; Chong WANG; Leandro Gideon V; Renato Perez RIBAS

DOI

2007 Trabalho em evento

PS Electrical and Electronic Engineering

Modeling and estimating leakage current in series-parallel CMOS networks

ACM Great Lakes Symposium on VLSI

Paulo BUTZEN; André Inácio REIS; Chris H KIM; Renato Perez RIBAS

ISBN 9781595936

2007 Trabalho em evento

PS Hardware and Architecture

DAG Based Library-Free Technology Mapping

ACM Great Lakes Symposium on VLSI

Felipe De Souza MARQUES; Leomar Da Rosa JR; Renato Perez RIBAS; Sachin S SAPATNEKAR; André Inácio REIS

ISBN 9781595936

2007 Trabalho em evento

PS Hardware and Architecture

Modeling Subthreshold Leakage Current in General Transistor Networks

IEEE Computer Society Annual Symposium on VLSI

Paulo BUTZEN; André Inácio REIS; Chris H KIM; Renato Perez RIBAS

ISBN 0769528961

2007 Trabalho em evento

PS Hardware and Architecture

A Comparative Study of CMOS Gates with Minimum Transistor Stacks

Symposium on Integrated Circuits and Systems Design

Leomar Da Rosa JR; Felipe De Souza MARQUES; Felipe Ribeiro SCHNEIDER; Renato Perez RIBAS; André Inácio REIS

ISBN 9781595938169

2007 Trabalho em evento

PS Computer Science (miscellaneous)

Subthreshold Leakage Modeling and Estimation of General CMOS Complex Gates

International Workshop on Power and Timing Modeling: Optimization and Simulation

Paulo BUTZEN; André Inácio REIS; Chris H KIM; Renato Perez RIBAS

2007 Trabalho em evento

PS Hardware and Architecture

Modeling and Estimating Leakage Current in Pass Transistor Logic Networks

Workshop Iberchip

Paulo BUTZEN; André Inácio REIS; Renato Perez RIBAS

2007 Trabalho em evento

PS Computer Science (miscellaneous)

Leakage Behavior in CMOS and PTL Logic Styles for Logic Synthesis Orientation

International Workshop on Logic and Synthesis

Paulo BUTZEN; Rodrigo MANCUSO; Felipe Ribeiro SCHNEIDER; Leomar Da Rosa JR; André Inácio REIS et al